台積電不再單打獨鬥！　攜手日月光打造3DIC聯盟　台灣半導體開啟AI新時代

【緯來新聞網】在AI需求爆發情況下，台灣半導體供應鏈迎來「強強聯手」的新篇章。緯來財經《投資聊一SHOT》節目聚焦台積電與日月光合組的「3DIC先進封裝製造聯盟」，邀請台大電機博士張勤煜與台經院產經資料庫總監劉佩真深入解析：當AI晶片迭代從兩三年縮短為「一年一代」，異質整合與先進封裝成為關鍵賽點，而台灣正試圖以聯盟模式，搶先卡位全球新一輪半導體競賽。

（圖／投資聊一SHOT提供）

張勤煜指出，異質整合的核心在於以封裝取代單顆超大SoC的極限，「SoC把CPU、GPU、記憶體等通通塞進同一製程，效能高但成本與良率吃緊；SiP則用封裝把不同製程的晶片整合在一起。」他進一步說明，小晶片（Chiplet）是SiP的一種延伸，在相同缺陷數下，將大晶片切分成多顆小晶片可顯著提升良率，「例如缺陷不變的情況下，良率由50拉升至約75，這就是Chiplet的經濟學。」

節目中也對比兩大先進封裝路線：其一是台積電主力的CoWoS（2.5D結構，晶片水平置於矽中介層再接IC載板），其二是近年聲量漸起的面板級扇出型封裝FOPLP。張勤煜解釋，FOPLP以「Fan-out」擴大封裝外延，並嘗試以大尺寸玻璃面板取代矽中介層，單片面積遠高於12吋晶圓，「3.5代玻璃面板約62×75公分，面積可達晶圓的數倍，有助分攤成本，對應AI時代超大封裝需求」。

面對供不應求的先進封裝產能，產業分工也在重塑。劉佩真分析，台積電熟稔先進製程延伸至晶圓級封裝（如CoWoS、InFO），追求HPC/AI極致效能，台積電本身聚焦製程，封測外包自然集中到龍頭。全球封測龍頭日月光在成本管理、供應鏈整合與測試介面具優勢，是後段量產與測試的重要承接方。「目前趨勢將走向更細緻、更複雜的協同分工。台積電專注前段的『Co』，後段『WoS』逐步委外給專業封測廠如日月光，形成聯盟化的生態系與風險分攤。」

AI 封測不僅是產能競賽，更是製程整合與良率治理的硬仗。高頻寬記憶體與先進封裝（如 2.5D/3D、SiP 等）要求異質整合、熱設計與訊號完整性同時過關，測試階段的燒機、效能與可靠度驗證也遠較傳統應用複雜，形成高進入門檻。龍頭封測廠如日月光具備跨廠區的製程一致性、材料與設備議價力，以及與上游晶圓廠、下游客戶的協同開發能力，能把學習曲線轉化為良率與週期時間優勢，進而換得更高的 ASP 與長約鎖量。

至於FOPLP會否取代CoWoS？劉佩真認為短期答案是否定的，並表示「CoWoS仍是現階段主流，產能持續擴充；FOPLP與其他新技術台積電也在投入，但技術與成本門檻仍待時間發酵，較可期待的落點可能在2026年以後。」同時也提醒，全球AI軍備競賽推升需求，美系CSP資本開支擴張，帶動先進封裝長浪；然而「區域化、在地化」亦帶來變數，美國先進封裝設廠時程加速，台灣過往集中優勢恐受到牽動，需留意對人才、投資與外溢效應的影響。

AI晶片快速發展，先進封裝儼然從配角躍升為主戰場。台積電與日月光領軍的3DIC聯盟，既是台灣供應鏈的集結號，也是一場面向全球的產業級壯舉。想了解更多深度觀點，請鎖定緯來財經《投資聊一SHOT》。