華為新半導體框架「韜定律」威脅台積電？　黃仁勳霸氣直言：台灣技術領先 10 年

【緯來新聞網】在 27 日晚，「兆元宴」結束後的媒體聯訪上，NVIDIA（輝達）執行長黃仁勳被問及華為剛發表、號稱超越摩爾定律的半導體新框架「韜定律」，是否會威脅到台積電？黃仁勳的答案非常直接：「這對華為是突破，但對台積電不是威脅。」

華為半導體業務部總裁何庭波於 5 月 25 日在上海 ISCAS 2026 研討會上提出該項半導體新框架，主張以「晶片堆疊」取代縮小製程線寬，藉此延續晶片效能的提升，今年秋季華為即將問世的「麒麟 2026」，將是首款完整採用此架構的手機晶片；何庭波也指出，預計在 2031 年前，將推出電晶體密度相當於 1.4 奈米製程的晶片。

對此，黃仁勳霸氣回應：「台積電使用晶片堆疊和 3D 封裝技術已經快十年了，台積電的技術非常先進。」

他進一步說明，採用晶片堆疊和混合鍵合（hybrid bonding）確實是很棒的技術，華為透過這個方法，可以在不縮小製程線寬的情況下，將電晶體數量翻倍、三倍甚至四倍，「這是很好的技術，但台積電和台灣已經擁有這項技術十年了。」黃仁勳在訪問中反覆強調，無形中也清楚點出台積電在技術上的領先距離。

事實上，台積電的 CoWoS 封裝技術早在 2012 年就首度推出，至今已歷經多次迭代更新，在 2022 年至 2027 年間，CoWoS 產能的年複合成長率超過 80％，更是目前 NVIDIA Blackwell 與 Vera Rubin 等次世代 AI 晶片的核心封裝技術。

黃仁勳此番發言，既肯定了華為在出口管制限制下的工程突破，也精準劃出了台灣無可撼動的領先優勢。