三星揭密下世代 3D 記憶體！ zHBM 效能上看 HBM4E 的 8 倍

【緯來新聞網】AI 晶片對記憶體的要求不只要快，還要省電、不能過熱，這正是三星電子在 SEMICON Taiwan 2026 記憶體高峰論壇上，想解決的核心問題。三星電子記憶體產品規劃部門副總裁崔璋石（Jangseok Choi）今（1）日揭露下世代 3D 記憶體與儲存解決方案 zHBM、zNAND-O，分別鎖定 AI 資料中心與裝置端 AI 兩種不同應用場景。

目前記憶體問題出在哪？崔璋石指出，傳統 HBM 採 2.5D 架構，記憶體與處理器並排放置，資料在兩者之間傳輸的距離越長，速度跟功耗就越吃虧，而三星提出的解法，是把記憶體直接垂直堆疊在處理器正上方，大幅縮短傳輸距離，這正是 zHBM 的設計核心。

三星表示，跟現行 HBM4E 相比，zHBM 的目標是效能最高提升 8 倍、每瓦效能提升 3 倍，熱阻降低 75％至 90％。

在 zHBM 之前，三星今年 5 月已經先出貨業界首款 12 層 HBM4E 樣品，每顆 GPU 搭配 4 組 HBM4E 堆疊，系統頻寬可達 16 TB/s，較 HBM4 每瓦效能提升 20％、熱阻降低 10％；三星也已著手開發下一代 HBM5 ，目標是效能較 HBM4E 再翻倍、每瓦效能同樣提升 20％、熱阻降低 20％。換句話說，三星的 HBM 路線圖是先在既有架構上逐代優化，再用 zHBM 這種全新 3D 架構做出跳躍式的突破。

儲存端的邏輯也類似，三星先以最新 V10 技術優化既有的 V-NAND 快閃記憶體，位元密度較前一代提升 58％、I/O 速度提升 33％、功耗下降 25％至 26％；接著在此基礎上推出 3D 儲存方案 zNAND-O，透過矽穿孔（TSV）技術把多顆 V-NAND 晶片垂直堆疊，再透過 UCIe 標準介面與神經網路處理器（NPU）整合進單一封裝，位元密度達 DRAM 的 10 倍、讀取頻寬為傳統 NAND Flash 的 7 倍，主打手機、筆電等裝置端 AI 應用，三星規劃 2028 年推出樣品。